在日常开发中，尤其是使用C或C++语言时，我们经常需要编译多个源文件。手动敲gcc命令不仅麻烦还容易出错。这时候，Makefile就成了我们的得力助手。它能自动管理编译流程，只重新编译改动过的文件，省时又高效。
一个简单的项目结构
假设你有一个小项目，目录下有三个文件：
- main.c —— 主程序
- utils.c —— 工具函数
- utils.h —— 头文件声明
你想把它们编译成一个叫 app 的可执行文件。
编写Makefile的基本思路
Makefile的核心是“目标（target）”、“依赖（dependencies）”和“命令（commands）”。格式如下：
目标: 依赖
命令实际的Makefile例子
在项目根目录创建一个名为 Makefile 的文件，内容如下：
app: main.o utils.o
gcc -o app main.o utils.o
main.o: main.c utils.h
gcc -c main.c
utils.o: utils.c utils.h
gcc -c utils.c
clean:
rm -f *.o app
.PHONY: clean编译过程发生了什么？
当你在终端输入 make，系统会自动查找 Makefile 并执行第一个目标 app。
1. 检查 app 是否需要重建 —— 看 main.o 或 utils.o 是否比 app 新。
2. 发现 main.o 不存在，于是去找如何生成它。执行 gcc -c main.c 生成目标文件。
3. 同理处理 utils.o。
4. 最后链接两个 .o 文件，生成 app 可执行程序。
如果你第二次运行 make，而没改任何代码，系统会告诉你“app is up to date.”，因为它发现所有文件都已是最新。
修改代码后呢？
假如你改了 utils.c，再运行 make，它只会重新编译 utils.o，然后重新链接生成 app，main.o 不会动。这就是 Makefile 的聪明之处 —— 增量编译。
clean目标的作用
clean 不是一个真实文件，而是个伪目标。运行 make clean 会删除所有编译产物，方便重新构建。.PHONY 声明告诉make，clean 总是可以执行，不受同名文件影响。
更简洁的写法
可以使用变量简化重复内容：
CC = gcc
CFLAGS = -Wall -g
OBJS = main.o utils.o
TARGET = app
$(TARGET): $(OBJS)
$(CC) -o $(TARGET) $(OBJS)
main.o: main.c utils.h
$(CC) $(CFLAGS) -c main.c
utils.o: utils.c utils.h
$(CC) $(CFLAGS) -c utils.c
clean:
rm -f $(OBJS) $(TARGET)
.PHONY: clean这样以后换编译器或者加参数就方便多了，改一处就行。
小技巧：自动依赖生成
手动写头文件依赖容易漏。可以用 gcc 自动生成：
gcc -MM main.c输出类似：main.o: main.c utils.h，可以整合进Makefile实现自动依赖追踪。
熟练掌握Makefile，就像给编译过程装上了自动驾驶，写代码更专注，构建更可靠。